Automatisation du remplissage factice pour la technologie DSM

La complexité croissante des conceptions VLSI et des technologies de processus IC augmente le décalage entre la conception et la fabrication. La ressemblance entre un circuit fabriqué sur la plaquette et tel que conçu dans l'outil de mise en page s'affaiblit. Les variations de processus, les défauts de fabrication, etc. constituent de nouveaux goulets d'étranglement en matière de coûts (délai d'exécution, productivité) alors que nous entrons dans l'ère des VLSI à l'échelle du nanomètre. Cela motive la recherche pour améliorer la prévisibilité et le rendement de la fabrication des VLSI, ainsi que les moyens technologiques de conception pour surmonter les variations de processus et les erreurs lithographiques. Un CMP et d'autres étapes de fabrication de VLSI submicronique profond ont des effets variables sur les caractéristiques du dispositif et de l'interconnexion, en fonction des caractéristiques locales de la configuration. Afin d'améliorer la prévisibilité de la fabrication et des performances et de rendre une disposition uniforme par rapport aux critères de densité prescrits, des géométries de "remplissage factice" sont insérées dans la disposition.