Entwicklung von siliziumbasierten Transistoren für den Einsatz bei hohen Temperaturen in der Gassensorik (PDF)

In dieser Arbeit werden unterschiedliche MOSFET-Konzepte hinsichtlich ihrer Temperaturstabilität verglichen. Ferner wird eines der Konzepte in einen Feldeffekt-Gassensor integriert und charakterisiert. Zu den MOSFET-Konzepten zählen zum einen laterale und zum anderen vertikale Transistoren. Die laterale MOSFETVariante wird auf Silizium und SOI-Substraten (Silicon On Insulator) aufgebaut. Durch den Einsatz der SOI-Substrate kann eine deutliche Steigerung der Temperaturstabilität erzielt werden. Die vertikale MOSFET-Variante bietet bedingt durch die Prozessführung eine einfache Möglichkeit zur Realisierung von kurzen Kanallängen und hohen Kanaldotierungen. Vor allem durch die hohe Kanaldotierung ist dieses Konzept prädestiniert für den Aufbau von temperaturstabilen MOSFETs. Weitere Temperaturfestigkeit der vertikalen MOSFETs kann durch eine Modifikation des Kanaldotierprofils gewonnen werden. In dem hergestellten Gassensor wird ein vertikaler Auslesetransistor eingesetzt. Die Funktion des Sensors wird anhand
von Gasmessungen nachgewiesen. Zu Beginn der Arbeit wird die Änderung des Bauteilverhaltens infolge zunehmender Temperatur behandelt. Ein besonders kritischer Temperatureffekt ist durch den zunehmenden OFF-Strom gegeben. Die Ursache für die Zunahme liegt in ansteigenden Leckströmen an den in Sperrrichtung betriebenen pn- Übergängen. Die Unterdrückung dieser lässt sich sowohl durch eine Verringerung der pn- Übergangsfläche als auch durch hohe Dotierungen erzielen. Eine hohe Dotierstoffkonzentration stellt auch bei höheren Temperaturen den extrinsischen Zustand des Halbleiters und damit die sperrende Funktion des pn- Übergangs sicher. Der Ansatz zur Steigerung der Temperaturstabilität durch Verringerung der pn-Übergangsfläche wird bei lateralen Transistoren durch den Aufbau auf SOISubstraten umgesetzt. Hierzu werden die MOSFETs auf eine dünne Siliziumschicht platziert. Die dotierten Gebiete grenzen dabei überwiegend an eine Oxidschicht, die vom Substrat isoliert ist. Das Kanalgebiet der SOI-MOSFETs wird elektrisch nicht kontaktiert, was zusätzliche Effekte hervorrufen kann. Der wichtigste ist hierbei der Kink-Effekt. Bei diesem lädt sich das Kanalgebiet auf und führt zu einem nicht mehr sättigendem Drain-Strom im Ausgangskennlinienfeld. Die Erhöhung der Temperaturfestigkeit durch Steigerung der Dotierstoffkonzentration kommt bei vertikalen MOSFETs zum Tragen. Bei der Wahl der Dotierstoffkonzentration existieren jedoch Grenzen. Eine zu hohe Dotierung führt aufgrund eines Band-zu-Band-Tunnelprozesses bereits bei Raumtemperatur zu einem Durchbruch des pn-Übergangs. Folglich muss ein Kompromiss zwischen Temperaturfestigkeit und dem Tunneldurchbruch gefunden werden. Ferner besteht zur Unterdrückung des Tunneldurchbruchs die Möglichkeit der Einbettung einer intrinsischen Schicht zwischen die p- und n-dotierte Zone. Ein vertikaler n-Kanal Transistor wird dann durch einen nipin-Schichtstapel gebildet. Die intrinsische Schicht vergrösert die Tunnelweite und ermöglicht höhere Dotierungen für die p- und n-Gebiete. Der in dieser Arbeit hergestellte Gassensor stellt eine Weiterentwicklung einer bereits kommerziell erhältlichen Variante dar. Diese Standard-Variante kann aufgrund der verwendeten Technologie nur bis zu einer Temperatur von 200°C betrieben werden. Für zahlreiche Anwendungen wird jedoch eine höhere Temperaturstabilität angestrebt. Daher wird in dieser Arbeit ein hinsichtlich der Temperaturfestigkeit optimierter Gassensor hergestellt. Wesentliche Unterschiede zur Standard-Variante liegen in einem vertikalen MOSFET-Konzept sowie einem Aufbau auf SOI-Substraten. Die Herstellung der unterschiedlichen Bauelemente erfordert die Entwicklung und Optimierung zahlreicher Prozesstechnologien. So liegen die Schwerpunkte beim vertikalen MOSFET-Konzept in der Gasphasenabscheidung des Transistorschichtstapels, der trockenchemischen Strukturierung der Mesa und dem Wachstum bzw. der Abscheidung des Gatedielektrikums. Bei der Gasphasenabscheidung werden zunächst die Prozesse zur Realisierung eines npn- und nipin-Schichtstapels entwickelt. Ferner werden auch unterschiedliche Konzepte zum Aufbau vertikaler pnp-
MOSFETs vorgestellt. Eine wichtige Voraussetzung für die Abscheidung qualitativ hochwertiger Schichten ist eine effektive Vorreinigung der Substrate. Hierzu erfolgt ein Vergleich von drei unterschiedlichen Reinigungsprozeduren. Für die anschliesende Strukturierung des Schichtstapels dient ein trockenchemischer Ätzprozess. Dieser
wird hinsichtlich der notwendigen glatten und steilen Ätzflanken optimiert. Dazu werden zahlreiche Parameter des Ätzprozesses sowie der vorangestellten Lithographie variiert und deren Einfluss auf die Strukturierung bewertet. Das Resultat ist ein optimierter Ätzprozess. Die Temperaturstabilität der Bauelemente erfordert ein möglichst scharfes Dotierprofil. Daher muss das thermische Budget der nachfolgenden Herstellung des Gatedielektrikums möglichst gering gewählt werden. Die hierzu untersuchten Ansätze sind einerseits thermische Niedertemperatur-Oxide und andererseits Zwei-Schichtsysteme aus einem thermischen Oxid und einem Abscheide-Siliziumnitrid. Beide Gatedielektrika kommen bei der Bauteilherstellung zum Einsatz. Auch der Aufbau des lateralen Transistors erfordert bei einigen Prozessschritten Entwicklungsarbeit. Der Schwerpunkt liegt bei der Dotierung des Source- und Drain-Gebietes mithilfe von Spin On Dopants (SOD). Die Prozessoptimierung erfolgt bei der Schichtabscheidung sowie dem anschliesenden Dotierstoffeintrieb. Die elektrische Charakterisierung der Bauelemente wird zum einen bei Raumtemperatur und zum anderen bei erhöhten Temperaturen durchgeführt. Aufgezeichnet
wird die Transfer- und die Ausgangscharakteristik der MOSFETs. Aus den Kennlinien werden die Bauteilparameter abgeleitet und miteinander verglichen. Beide lateralen MOSFET-Varianten zeigen das charakteristische Bauteilverhalten eines Langkanal-Transistors. Die ermittelte Steilheit entspricht dem theoretischen Minimum von 60 mV/dec. Der MOSFET auf dem SOI-Substrat weist aufgrund der kleineren pn- Übergangsfläche einen um zwei Dekaden niedrigeren OFF-Strom auf. Diese Differenz bleibt bis zu der maximal untersuchten Temperatur von 200 °C erhalten. Das ION/IOFF-Verhältnis sinkt bei dieser Temperatur für den SOI-MOSFET auf 4.2 Dekaden und für den Si-MOSFET auf nur noch 2.2 Dekaden. Der hergestellte vertikale npn-MOSFET gehört mit einer Kanallänge von 220 nm
zu den Kurzkanal-Transistoren. Damit treten bei diesem Bauelement die typischen Effekte wie Kanallängenmodulation auf. Ferner ist das Kanalgebiet elektrisch nicht kontaktiert, was sich in den bereits von SOI-MOSFETs bekannten floating body Effekten äusert. Die für die Temperaturstabilität notwendige hohe Kanaldotierung bewirkt eine Zunahme der Steilheit auf 158 mV/dec. Zugleich liegt der OFF-Strom aufgrund des Band-zu-Band-Tunnelstroms etwa 4 Dekaden über dem des lateralen SOI-MOSFETs. Der Vorteil das vertikalen Transistors zeigt sich im ION/IOFFVerhältnis bei 200 °C. Dieses beträgt 5.2 Dekaden und liegt damit um eine weitere Dekade über dem des SOI-MOSFET. Weitere Messungen zeigen bei 400 °C die volle Funktionalität des MOSFETs mit einem ION/IOFF-Verhältnis von einer Dekade. Eine weitere Option zur Steigerung der Temperaturfestigkeit bietet sich im Aufbau eines nipin-MOSFETs. Dessen zusätzliche intrinsische Zonen unterdrücken den Band-zu-Band-Tunnelstrom, wodurch für das Kanalgebiet eine zusätzliche Erhöhung der Dotierstoffkonzentration möglich wird. Der in dieser Arbeit hergestellte nipin-MOSFET zeigt einen um 4 Dekaden niedrigeren OFF-Strom im Vergleich zum vertikalen npn-MOSFET. Der Einbau der intrinsischen Zonen bewirkt jedoch auch eine Änderung des Bauteilverhaltens. Infolge eines Stosionisationsprozesses im intrinsischen Gebiet wird ab einer ausreichend hohen Gate-Spannung ein sehr rascher Einschaltvorgang des MOSFETs beobachtet. Diesem sogenannten Ionisationsmodus
liegt der bereits erwähnte Kink-Effekt zugrunde. Die Steilheit des untersuchten MOSFETs beträgt im Ionisationsmodus 27 mV/dec. Mit zunehmender Temperatur bricht die Stosionisation zusammen und die Einschaltdynamik nimmt stark ab. Obwohl die Kanaldotierung des hergestellten nipin-MOSFETs erhöht wurde, liegt das ION/IOFF-Verhältnis bei 200 °C mit 4.9 Dekaden etwa auf dem Niveau des npn-MOSFETs. Die Ursache hierfür liegt in der Diffusion und dem damit verbundenen Einbruch der maximalen Kanaldotierung während der Gateoxid-Herstellung. Trotz der Einführung eines Zwei- Schicht-Gatedielektrikums konnte das Temperaturbudget nicht ausreichend gesenkt werden. Für weitere Arbeiten wird eine Metallorganische Gasphasenepitaxie der Dielektrika empfohlen. Ferner kann für die Bauteilparameter der untersuchten nipin-MOSFETs eine Abhängigkeit von der Orientierung auf dem Substrat nachgewiesen werden. Der Unterschied wird auf die von der Kristallebene abhängige Wachstumsgeschwindigkeit des Gateoxides zurückgeführt. Zuletzt wird auch der in dieser Arbeit hergestellte Gassensor charakterisiert. Dieser zeigt im Arbeitspunkt ein stark driftendes Grundsignal. Die Ursache für die Instabilität liegt in einem Fowler-Nordheim-Tunnelstrom durch das dünne Gateoxid. Nur durch eine Konditionierung vor der Gasmessung lässt sich der Sensor in einem quasi-stabilen Zustand bei Raumtemperatur betreiben. Das Messsignal gibt dann eindeutig die Gasbeaufschlagung wieder.